不认识我

只对赚钱感兴趣

[不认识我 @WilliamR0001]

@ShanghaoJin 短期回报的意义不大，赌赢了也没有乐趣。真正的乐趣和回报并非来自短期的投机，而是来自于持续的自我提升、自律的投资研究以及由此带来的长期、稳定的收益。

[Etched @Etched]

We're coming out of stealth.

We've built our first racks after a successful A0 tapeout, $1B+ in customer contracts, and $800m raised.

Early customer tests show us achieving SOTA throughput, latency, and power efficiency on inference workloads.

Our first racks ship this summer.

[不认识我 @WilliamR0001]

@Etched @why007008

[不认识我 @WilliamR0001]

@RYANHINGSHING 😆上周就已分手，和存储过日子去了。没有存储的日子好辛苦。

[不认识我 @WilliamR0001]

@jichaolie @ShanghaoJin @Kevin91609474 你的切入点可能有些偏。金老师之前看空 AMD，主要是因为其 GPU 大规模出货同样会面临类似 NVIDIA 遭遇的供应链瓶颈；而他看好 AMD 的核心逻辑，则是基于 CPU 业务占比的提升。况且，金老师向来是有明确结论的，比起推特上那些只会给模棱两可回答的分析师，含金量高得多。

[不认识我 @WilliamR0001]

@BabybusFL 三星感觉会拆分唉，乱七八糟业务太多，不拆分怎么给高估值。

[不认识我 @WilliamR0001]

@ShanghaoJin @BabybusFL 🥲那还是不操作了，降低仓位，留着现金。

[不认识我 @WilliamR0001]

@ShanghaoJin @BabybusFL 金老师这和上次质疑neocloud融资，cds飙升同个操作。请问金老师，普通人可以买点VIX 做保护吗？

[铁柱 @TiezhuCrypto]

花了不少时间，从0开始Vibe coding了一个网站，功能上目前已经接近我心目中的60%。剩下的40%需要慢慢修了。 目前限时免费，欢迎大家使用，多提意见。
https://t.co/7sJyEatyHq

[不认识我 @WilliamR0001]

@HomeCaco @SagerRgyalpo @whyyoutouzhele 我也懒得理你了。拉黑了事，你还是回你的墙内局域网吧。

[不认识我 @WilliamR0001]

@HomeCaco @SagerRgyalpo @whyyoutouzhele 帽子扣得真快。

[金融汪 @yuyy614893671]

散户的信息获取渠道相对狭窄，而且平时大多数都没有受过良好的“投资者教育”，他们不像那些传统的能够参与IPO股票认购的机构和高净值客户那样，而后者有更多的机会，时间，场景去接受有关市场生态，标的，趋势，投资常识的教育和沟通，可选择的余地也更多

SpaceX的IPO市值1.8万亿，对这1.8万亿市值所对应的商业路径实现的可行性，公司的控制权结构和管理的思路与利益冲突，股份的分层，流动性安排，摊薄机制......在IPO机构路演的时候，都是需要一一向投资者解释清楚的

我知道，网络上99.9%的人，都是没有参加过IPO询价发行的路演的，你们不知道投行和机构在讨价还价的时候的那种激烈，而我是参加过的，股票发不出去，一般是需要机构自己包销的（视公司控制人与投行的谈判能力，企业资质与知名度会设立不同的承销规则；SpaceX肯定是包销，但是，我也可以根据自己的经验得出，机构和高净值客户肯定不买单，IPO认购的意愿并不强烈，因为，SpaceX的询价路演早就开始了，认购意向投行们早就摸得门清；放开给散户的认购，怎么在今天这个时点出来，大家用脚趾头想一想）

散户们，没有机会像机构和高净值客户一样，具有这样一对一，面对面的讨论和讨价还价的机会；也没有机会就自己关心的问题提出疑问

所以，我说是“黑心”，因为居然直接省去了对散户的路演环节

还有人在那里说，是给散户机会，WTF.......说这话的人，不是蠢就是坏！！！

[*Walter Bloomberg @DeItaone]

ANTHROPIC: CONFIDENTIALLY SUBMITS DRAFT S-1 FOR PROPOSED IPO OF OUR COMMON STOCK

[不认识我 @WilliamR0001]

@ShanghaoJin ADI 也不错。中长期

[不认识我 @WilliamR0001]

@ShanghaoJin 谢谢金老师，出了一些交易仓，核心仓不卖。

[fin @fi56622380]

华为τ scaling定律营销策略，无非是more than moore的广义摩尔定律的另一种说法而已

作为芯片架构师，我更感兴趣的，还是芯片密度提升，ppt上41%能耗提升和12.7%性能提升，到底是怎么实现的

看完了论文，感觉华为这次创新，本质上是用设计复杂度高 + 高制造成本 + 超前散热，一定程度弥补了工艺差距

-----------------

1. 华为芯片堆叠带来的等效密度提升，是虚假宣传还是真的，是不是工艺突破？有没有实打实的好处？

等效密度提升的来源，是两片芯片用hybrid bonding技术绑在一起，投影面积理论上能减小一半，但第一代不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）

这2026第一代等效密度从 2025 年 155 MTr/mm² 跳到 2026 年 238 MTr/mm²，时钟频率也提升了12.7%，功耗比提升41%，表面上看似乎和工艺突破没有什么区别，但有一点重要区别就是leakage power华为从头到尾没有提，只要工艺节点不变，gate leakage、junction leakage 不会因为 3D stacking 自动改善

2030年到2031年的等效密度突变，大概率是来自于2层堆叠到3层堆叠，正如2025到2026年的等效密度突变，时钟频率突变，来自单层到2层折叠

所以从leakage没提这个事来看，这个2031年等效1.4nm，和工艺节点上的突破没有联系。

本质上是用设计复杂度高 + 高成本 + 超前散热 + 超前部署advanced packaging，一定程度弥补了工艺差距

-----------
那么这样看起来虚假的等效密度提升，有用处吗？好处在哪里？

有的，设计上topology折叠，原来要跑几毫米的水平走线，折叠后变成了几十微米。降低了super buffer/bus的长度，降低了clock tree的深度（clock depth -42%、clock wire -28%），clock skew也带来了改良(-25%)，这对动态功耗的改善是实实在在的。部分critical path的缩短，也让时钟频率的上升更容易

所以ppt roadmap上performance的提升，从2025年到2026年上升了12.7%，大部分都是来自于时钟频率的上升（12.7%）

所以好处基本上是topology拆分电路逻辑设计上带来的提升

既然没有实质上的工艺提升，华为芯片堆叠带来等效密度提升的trade off代价在哪里？

三个代价：散热超前发展，设计复杂度高，制造成本变高

最大的代价就是热密度的同步上升，理论上logic on logic都是CPU execution发热最严重的区域，这部分折叠起来相当于功耗密度直接翻倍，但算上41% power efficiency改善，功耗密度仍只比非堆叠方案高40%左右。所以第一代只能对最关键的部分做折叠，大概只占全芯片面积的53%。

所以散热技术也被逼的超前发展，直接上毫米级的MEMS风扇，做micro-cooling fan。

另外的代价就是设计复杂度的变高，critical path的折叠，哪个部分的logic能折叠，折叠之后又会带来从前端到后端的巨大变化要推翻重来

现有的所有EDA工具也不可能支持3D topology，论文自己也承认，full-scale LogicFolding需要全新的3D-native EDA toolchain，把多层stacked dies当作单一连续设计实体处理。哪些logic能折叠、折叠后的inter-die timing closure怎么做，Physical Design（PD）也是难点

制造成本也会更高，被迫超前部署advanced packaging封装，1.5~2um的hybrid bonding + logic on logic都是很有挑战需要显著更高的成本
以前一层wafer做一次光刻；现在两层wafer分别做光刻再bonding，加上hybrid bonding的overlay控制（论文要求<0.5μm）、TSV、KOZ keep-out zone、冗余修复、良率乘法损失，每颗芯片的制造成本和测试成本都要显著上升

--------------------------

2. Tau scaling这个说法，scaling的到底是什么，这个scaling技术路线是不是一次性的design topology红利？潜力如何？持续进步的空间在哪里？

τ Scaling的核心主张是：用时间常数τ替代几何线宽作为全栈优化目标，在器件、电路、芯片、系统四个层级分别压缩特征延迟

公式本身没有任何新物理。"关注瓶颈延迟"是所有架构师都在做的事情。整个行业都知道互联RC是延迟瓶颈，TSMC每一代工艺都在用low-k dielectrics/semi-damascene等手段降RC。把一个众所周知的优化方向包装成"定律"是显然的营销宣传手段，本质是More than Moore的广义摩尔定律的另一种说法

抛开marketing，华为目前所谓RC delay的改善，本质上是芯片堆叠之后，topology距离缩短，让匹配的effective RC都变小，不是RC工艺常数

至于scaling的意思，是能持续发展的一条roadmap。这里的持续改善路径指的是，全芯片堆叠的层数越来越多，从25~30年的2层堆叠，到31年开始的3层堆叠，以后甚至会考虑4层堆叠

第一代折叠技术甚至不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）。2031年的roadmap之所以会出现一个阶跃，就是因为那是从2层折叠到3层折叠的时间点。

但需要注意的是，这个scaling方法的边际效应是逐渐缩小的，折叠成双层的收益是100%，2->3层的收益就只有50%，如果2035年再从3->4层堆叠，收益就只有33%了

另外随着堆叠层数变高，上面说到的三个挑战，散热，设计复杂度，成本，都是越来越大

---------------------

3. 华为的芯片堆叠，是不是TSMC/AMD已经有的hybrid bonding技术？华为做到的是cache on logic，cache on cache，还是logic on logic，logic on logic最大的散热问题是怎么解决的？

是已经有的技术没错，但同时也是把现有技术指标做到了领先也是真的，3D堆叠本身不是新技术，TSMC的hybrid bonding量产还是6um，华为论文给出Kirin 2026的hybrid bonding pitch是1.5μm

我在刚刚看到华为的堆叠消息之后，第一反应也是怀疑和AMD的3D V cache类似，它主要把 SRAM cache 叠在 已经有的L3 cache 区域上，通常会避免直接堆在最热的 CPU execution logic 上，就是避免散热问题，毕竟SRAM 的功耗密度和热点特性与high-activity logic 不一样，如果最热的logic on logic堆叠，散热恐怕会碰到困难

但看了更多数据之后，clock buffer -56%、clock depth -42%、clock wire -28%，这些只有在core内部的clock distribution被重构时才可能发生。纯SRAM stacking不会碰core内部的clock tree。另外如果只是cache on cache，大概率是不需要单独MEMS微型风扇额外散热的，证据普遍都指向logic on logic方式

华为这个技术的精妙之处在于，logic on logic 折叠之后热密度并没有翻倍，而是因为topology的好处，能耗下降了30%，这样热密度只上升了40~50%

而第一代没有完全把整个最热的execution logic 100%堆叠起来，论文也明确说selectively applied along key critical paths，只是大概53%有选择性关键路径会堆叠起来，可能颗粒度都没有那么好，只是IP堆叠在IP上，那么热密度上升也许能维持在20%以内

但这条道路继续前行，超前发展的散热就成了必然，现在是MEMS微型毫米级的主动散热风扇，紧贴处理器传导效率高，和华为手机一样，散热堆料特别足，而且技术领先同行。

以后怕是要把HBM7/8的微流道散热技术提前用起来了，毕竟HBM7/8要上24+层堆叠，华为很可能要在提前用上下个世代的散热技术了

-------------------------

4. 从架构角度来说，最重要的问题，华为41%的power efficiency（能耗比）提升，到底是怎么实现的？为什么AMD的3D V cache没有这么大的提升？

首先确定41%的定义。论文只说"SoC performance-core power efficiency improved by 41%"，没有给出benchmark名称、Voltage/Freq点、温度条件、功耗边界。但PPT roadmap上有一个关键线索：ISO-Power Performance的数字，2025年是2.75，2026年是3.1，提升12.7%

这个时钟频率提升12.7%完全一致，可以理解为，同功耗的性能提升是12.7%，绝大部分是时钟频率提升带来的

至于能耗比上优化的猜测是，LogicFolding缩短critical path → 在固定Vdd下Fmax从2.75GHz提升到3.1GHz → 这意味着在原来的2.75GHz频率下，有了约12.7%的timing headroom → 这个空间在iso-performance模式下可以换成更低的Vdd

另外的能耗比的提升，可能也来自于电路折叠之后，cache hit latency的下降。从业界经验来看，一般L2/L3 cache hit latency下降10%，CPU整体性能会有至少5%的提升

ppt里显示SRAM latency下降30%，估计会有一部分转化为cache hit latency的下降

AMD的3D V cache没有这么大的提升，主要是因为AMD的底层logic die并没有重新设计，3D cache的延迟latency不仅没有减小反而加大，只是增加了cache大小，收益不如latency下降那么明显。

另一方面，clock skew的下降,critical路径变短，造成电路timing变好，意味着华为可以使用更低的vdd（猜测甚至能低7~8%），以及路径缩短所带来的RC的下降(考虑到clock buffer -56%、wire -28%、SRAM pJ/bit -24%这些数字，比如C_eff下降10~15%合理)，再加上clock tree的整体缩短和下降，确实是有可能在部分Voltage/Freq点做到同性能下，做到30%的功耗下降的，而30%的功耗下降换算过来就是41%的power efficiency

对比苹果和高通，每一代手机芯片在iso-power下单核性能一般提升10-20%，iso-performance下功耗一般降30-40%，这是V/F曲线的特性决定的，所以从经验上来说，数字是对的上的。

所以这个power efficiency（能耗比）的提升，从现有的数字上来说可以从topology推导出来是合理的，可能真的和工艺节点没有太大关系

----------------------------

5. 这个技术路线有没有可复制性，其他家会不会效仿？

短期内不会大规模效仿，因为性价比和风险收益比来说不好。长期来看，这个方向所有人都在走，只是名字不一样

华为做LogicFolding的根本驱动力是制裁，工艺节点被卡在7nm，只能在封装，散热，和设计层面想办法弥补。华为也为此付出了不小的代价：散热成本，设计复杂度，以及制造成本更高（包括良率）。这是一个被逼出来的路线，不是一个自然选择

其他玩家在用TSMC就能做到正常的经济迭代，是没有必要冒着这个风险，去超前迭代散热技术和设计复杂度的

长期来看，Intel的Foveros、TSMC的SoIC、AMD的MI300的3D stacking都在朝同一个方向走。如果继续追最先进节点的经济性持续恶化，那么"固定一个成熟节点+3D topology optimization"的路线会越来越有吸引力

散热方面，MEMS微型风扇和微流道也会成为未来HBM散热的主流

-------------------

总结一下，华为这次的创新，绝对是值得尊重的，在制裁环境下，用极高的设计复杂度和成本，在一个被锁定的工艺节点上大胆重新设计，榨出了一次大的topology红利，虽然它有天花板。每多加一层的边际收益递减（堆叠1->2层, 2->3层, 3->4层，提升百分比变小），leakage无法解决，散热越来越难，3D EDA工具链更是全新的挑战。

但这个Tau scaling不是一条可以走十年的指数增长路径，每次爬完一个台阶，下一个台阶更难爬，而且台阶更矮收益更小，华为以后想缩小差距，还得再想想靠什么其他的路线

[Frank trading @Franktradinglog]

那是遥远的2020年，我才刚刚进入股市。初出茅庐还仍旧相信价值投资的我立刻买入了我最看好的公司，腾讯和阿里巴巴。
那时候我觉得自己看得懂未来。十亿用户、护城河、印钞机一样的现金流，教科书里所有的好生意它们全占了。我甚至有点心疼那些不敢买的人，这么好的东西，怎么会有人不买呢？
然后2021来了。
那时候我在某机构实习，蚂蚁上市被叫停那一晚，我就坐在屏幕前眼睁睁看着。紧接着是教培，7月24号一晚普跌七八十个点，整个行业被一纸文件打死。我们当时还觉得自己挺聪明，在好未来PB不到1的时候抄底，心想这总该是地板了吧。结果后面又跌了50%。地板下面，还有地下室。
后来我才慢慢咂摸出巴菲特那句话的意思，不要碰命运掌握在政策手里的生意。再便宜的估值，在一纸文件面前都不算什么安全边际，因为决定它生死的压根不是资产负债表，是别人的一句话。
那一年我学到的东西，比我之前看的所有书加起来都多。便宜，是有原因的。这句话我是用真金白银，外加一整年的实习工资，换来的。
五年过去，今天证监会联合八部门把老虎、富途、长桥一锅端了。没收全部违法所得，两年过渡期内存量只能卖出转出、不许买入不许入金，到期彻底关停。
又是熟悉的配方。昨天还合规运营、好好开着户的生意，今天就成了非法跨境展业。规则总是事后才写清楚，账却是当场就要结的。
所以我一直跟身边的朋友讲，为什么中概股是垃圾，为什么新兴市场的股票永远带着一层折价。不是公司不赚钱，很多公司赚钱赚得凶得很。是因为"规则会不会改变"这件事根本没人能给它定价。在一个朝令夕改、政策又不透明的地方，你买的从来不只是一家公司的现金流，你还顺手揣了一份自己根本对冲不掉的政治风险进兜里。人家成熟市场肯为"看得明白"多付钱，那轮到这边，为"看不明白"打个折，不是天经地义吗。
这个折价不会消失的，因为造出它的那个东西，从头到尾就没变过。
便宜，是有原因的。

[不认识我 @WilliamR0001]

@ShanghaoJin @kamisama5618 @dichng921282375 我d不允许国有资产流失，包括人矿，以及人矿的钱。😆

[不认识我 @WilliamR0001]

hello from OpenCLI

[不认识我 @WilliamR0001]

@ShanghaoJin 同意，硬件和软件栈优化，推理效率提升了几十倍，效率提升的同时，大模型不断解锁新场景。

[不认识我 @WilliamR0001]

@ShanghaoJin 金老师，请问高通空头仓位拥挤吗？