Kohei Yamaguchi

🔬 CXL, 메타가 직접 칩까지 만들어 증명한 것 43.7%. 메타 서버의 43.7%가 CPU가 아니라 메모리 용량 때문에 제 성능을 못 내고 있었다. 세계에서 가장 큰 데이터센터를 운영하는 회사가, 서버 절반 가까이를 "메모리 부족"으로 낭비하고 있었다는 뜻이다. 이 문제를 풀기 위해 메타가 한 일이 심상치 않다. 시중에 나와 있는 CXL 제품을 전부 검토했다. 결과? 못 쓰겠다는 결론이었다. 대부분 새 메모리를 묶어 파는 구조여서 메타가 원하는 "구형 DDR4 재활용"에 맞지 않았고, DDR4를 지원하지 않거나 전력·비용 부담이 컸다. 결국 메타는 직접 칩을 설계했다. 비스타라(Vistara). CXL Type-3 메모리 확장 ASIC. 2026년 6월 29일, 미국 롤리에서 열린 ISCA 2026 학회에서 발표된 이 칩은, CXL 기술을 실험실이 아닌 실제 프로덕션 데이터센터에서 가동한 세계 최초의 하이퍼스케일 사례다. 여기서 ALAB 투자자가 주목해야 할 지점이 있다. 비스타라의 용도 자체는 ALAB의 Leo CXL과 다르다. 비스타라는 구형 DDR4 메모리를 새 서버에 재활용하는 칩이고, Leo CXL은 AI 추론에서 KV cache를 DRAM↔SSD 사이에서 지능적으로 관리하는 칩이다. 목적이 다르다. 그런데 기반 기술은 완전히 같다. 둘 다 CXL Type-3 ASIC이다. 둘 다 PCIe 물리계층 위에서 작동한다. 둘 다 "빠른 메모리와 느린 메모리 사이에서 데이터를 어디에 둘지 결정하는" 일을 한다. 메타의 논문이 증명한 것은 바로 이 기반 기술의 프로덕션 레디 여부다. 🔍 Vistara 논문에서 ALAB 투자자가 가져가야 할 팩트는 정확히 세 개다. 첫째, CXL tail latency가 안정적이다. 기존에 CXL 회의론자들이 가장 많이 꺼내는 무기가 "CXL은 본질적으로 tail latency가 불안정하다"는 주장이었다. Vistara 논문은 이걸 정면으로 반박한다. 1개부터 100개 스레드 동시 접근까지, CXL tail latency가 로컬 DRAM과 유사한 패턴으로 증가했다는 실측 데이터를 제시했다. Leo CXL이 KV cache 오프로딩 경로에서 tail latency를 안정적으로 관리할 수 있느냐는 전제 조건 중 하나다. 메타가 자체 ASIC으로 이 전제를 증명해준 셈이다. 둘째, 핫/콜드 페이지 자동 분류 오버헤드가 0.5% 미만이다. 이것이 가장 중요한 숫자일 수 있다. Leo CXL의 핵심 역할은 "자주 재사용될 KV cache는 DRAM에 유지하고, 덜 쓰이는 건 SSD로 보내는" 판단이다. 이 판단을 리눅스 커널의 TPP(Transparent Page Placement)와 TMO(Transparent Memory Offloading)가 수행한다. 문제는 이 과정이 얼마나 무거우냐는 것이었다. Vistara 논문은 실제 프로덕션 워크로드에서 이 오버헤드를 측정했다. 0.5% 미만. 거의 공짜다. 캐시 서비스, ML 파라미터 서버, 데이터 웨어하우스, CI 빌드 — 모든 워크로드에서 일관되게 낮았다. Drain Time 프레임워크에서 Leo CXL이 G2↔G3.5 경계(DRAM↔SSD, 수초↔1분)를 관리할 때, 이 소프트웨어 티어링 메커니즘이 실용적 수준이라는 증거가 하이퍼스케일러에 의해 제출된 것이다. 셋째, 메타가 시중 제품으로는 안 된다고 판단하고 직접 ASIC을 설계했다. 이 사실이 시사하는 바가 크다. CXL 컨트롤러는 범용 칩으로 해결되지 않는, 워크로드 특화 설계가 필요한 영역이라는 뜻이다. DIMM 호환성, 전력 관리, 보안 부팅(RISC-V 코어 3개 탑재), 지연시간 최적화 — 이 모든 것을 하나의 ASIC에 통합해야 한다. Astera Labs는 바로 이런 종류의 전문 커넥티비티 실리콘을 설계하는 회사다. Leo CXL의 존재 이유가 "범용 칩으로는 안 된다"는 바로 그 전제 위에 서 있다. ❗그리고 한 가지 더. 많은 사람이 놓치는 디테일이 있다. 비스타라가 탑재된 서버의 CPU는 AMD EPYC Turin 158코어다. Action CPU(AMD EPYC/Intel)는 NVLink-C2C가 없다. 모든 인터커넥트가 PCIe를 경유한다. 즉 ALAB의 소켓당 실리콘 콘텐트가 NVIDIA Vera보다 높다. 메타의 비스타라 서버가 AMD EPYC 기반이라는 것은, CXL 메모리 확장이 NVIDIA 전용 생태계 바깥에서도 대규모로 채택되고 있다는 실증이다. Bernstein이 추정한 2030년 서버 CPU TAM $223B 중 AMD x86 점유율 ~40%가 유지된다면, 이 소켓 풀 전체가 Leo CXL의 어드레서블 마켓이다. 🎯정리하면 이렇다. 메타는 CXL이 "되는지 안 되는지"를 자기 돈과 자기 칩으로 증명했다. 결론은 "된다"였다. CXL tail latency는 안정적이고, 소프트웨어 티어링 오버헤드는 0.5% 미만이고, 범용 칩으로는 부족해서 전용 ASIC이 필요하고, AMD EPYC 서버에서 대규모로 작동한다. 그렇다면 질문은 하나만 남는다. G2↔G3.5 경계에서 KV cache의 98.7%가 통과하는 그 경로를, 누가 관리하게 될 것인가? #ALAB #connectivity

Kohei Yamaguchi

@sott0n

Who to follow

Last Seen Users on Sotwe

Trends for you

Most Popular Users