AdamTZ

[中本麻三 @harry03994688]

AMD Helios Rack Scale-up 物理层连接:
使用200GBASE-KR/CR物理层, 标准定义为最大LOSS 40dB, 即使在最高级的PCB上, 其最长距离为50CM( ~20inch), 这对于Helios 高达1.6米的机柜高度是不够的.

与NVLINK5 类似, 200GBASE-KR/CR主要使用Twinax电缆连接, 这种电缆的衰减只有PCB的1/3, 大大延长了连接距离:

下图中的类似于铜线就是从Broadcom Tomhawk 6出来的Twinax连接线.

no-optical!

NVLink 5采用了类似于线缆来达到200G Serdes.

所以当前的scale-up 网络仍然以被动铜缆为主.

$AMD

[GDP @bookwormengr]

You will love it if you want to see a few levels deep https://t.co/0te2tCzLUE

[prasanna @jaga_prasanna]

https://t.co/hUhwP025QZ

[Daniel Romero @HyperTechInvest]

$AMD Helios networking explained:

Scale-up: inside the rack

- 72 MI455X GPUs
- 12 Broadcom Tomahawk 6 ASICs
- 36 parallel network planes
- 3.6 TB/s bidirectional per GPU
- 260 TB/s aggregate

The network is based on two standards:

> UALoE defines how GPUs communicate, including memory reads and writes, transaction ordering, and how traffic is distributed across the 36 network planes

> ESUN provides the Ethernet fabric underneath, handling forwarding, flow control, congestion management, link-level retries, and lower-overhead transmission for small messages

The path is:

MI455X → UALoE → ESUN Ethernet → Tomahawk 6 → MI455X

The 31 TB of HBM4 stays physically distributed across 72 GPUs. UALoE lets any GPU read or write any other GPU's memory directly, making the whole rack act as a single computer

Scale-out: between racks

The racks are connected with Ethernet scale-out through 800G Pensando Vulcano AI NICs into a UEC-ready fabric

The path is:

Helios rack → Vulcano NIC → UEC Ethernet → another Helios rack

[Eric Xu (e/Mettā) @xleaps]

大模型是一个专利期十个月的制药生意 https://t.co/I0rf878sFO

[boundary @boundaryhq]

https://t.co/CKaUvOYwAf

[硅基流动 @falali2015]

https://t.co/LbyQnqidoM

[Vikram Sekar @vikramskr]

The price paid for laser reliability in external lasers for CPO is dire.

See the optical link budget below.

The laser puts out 24.5 dBm, which is equivalent to 280 mW.

The coupling and connector losses, fiber losses, 4-way split, Sipho modulator losses, and multiplexer losses drop about 21.6 dB before the signal reaches TP2.

In terms of power, only 2mW of the generated 280mW is actually available at the optical engine output.

99.3% of the generated power is simply lost.

All because you can't integrate the laser, and have to keep it outside so it stays alive.

[李志 | Rational Investing @LZRationalnvest]

普通股票ETF分红，例如 $SCHD，底层是美国公司赚了钱以后给股东分红。中国内地投资者提交W-8BEN后，这类美国公司股息通常仍会被预扣10%，这个没问题吧。

所以对比一下，买SCHD，你是美国公司的股东，拿的是公司分红，通常扣10%；
如果买美国国债，你是把钱借给美国政府，拿的是利息，税率为0%，这个也没问题

买SGOV这个相当于基金替你买美国国债，相当于用股息的方式给你分红，这个也不扣税，按理说应该税率也是0%，可是嘉信理财因为一刀切原因，一次性给你全按照普通ETF分红给��扣掉了，你得自己找IRS去要，这个就麻烦了。不知道这个解释清晰一点了吗

[colo @jpgbmp]

招行地址证明确实好用 水星 relay等海外银行都认 并且水星不用翻译

[SemiAnalysis @SemiAnalysis_]

Similar to the panic over DeepSeek R1, some uneducated people think Kimi K3’s use of linear attention (KDA) is bad for NVIDIA, HBM, DRAM, and networking because it has relatively lower KV-cache requirements. The opposite is true, and we explain why below. 👇️ 1/8🧵

[Semi Doped @semidoped]

PicoJool's Al Yuen: The Case for GaAs VCSELs in Scale-Up Interconnects

Austin talks with PicoJool CEO Al Yuen about 200G/lane GaAs VCSELs for scale-up AI interconnects.

- GaAs unconstrained, InP sold out: 8-10 weeks vs 8-18 months
- Supply: InP single-mode built for 100K links, not millions/month. GaAs VCSEL supply chain can handle it.
- Three ways to 1.6T: 8×200, 16×100 LPO, 32×50 NRZ
- 12.8T needs no new physics, just more channels and bi-di
- Capacity isn't the wait, qual is: WIN runs 1,000 wafers/week. GaAs wafer has 240K VCSELs

Chapters:
0:00 Meet Al Yuen and PicoJool
2:29 Inventing the active optical cable
5:03 Engineering mindset, copper limits
8:43 Why VCSELs
13:45 Scale-up and bit error rate
20:09 Unconstrained vs constrained supply
21:53 Indium phosphide bottleneck
25:49 VCSEL design and foundry handoff
31:59 Product road map, 200G launch
34:16 Path to 3.2T and 12.8T
40:10 Ordering a million VCSELs
45:10 Ramp timing and training new engineers

Follow Chipstrat:
Newsletter: https://t.co/bTnS0luOzO
X: https://t.co/2lQ9JpAQUU

Follow Vik:
Newsletter: https://t.co/YRSASRTEfB
X: https://t.co/hcA6nqVq8q

Follow Semi Doped:
Get more of Austin and Vik daily, free!
Sign up: https://t.co/7trwA2esP9

[rick awsb ($people, $people) @rickawsb]

英伟达也认为存储是比gpu更大的瓶颈
— nvda最新文章解读

NVIDIA 最新发布的《AI Model Co-Design》是一篇介绍 TensorRT-LLM 和 Blackwell 的技术文章，
但也是一份未来几年大模型设计和 AI 基础设施的发展路线图。

文章真正讨论的是如何让模型从设计之初就适应 GPU。这意味着 AI 已经进入了一个新的阶段：模型开始围绕硬件设计，而不是硬件围绕模型优化。

过去大模型竞争的重点一直是 Accuracy，但本文开篇便将 AI 的目标重新定义为 Accuracy、Throughput 和 Interactivity 三者的平衡。准确率已经不再是唯一决定因素，更大的商业价值来自单位时间产生更多 Token，以及更低的响应延迟。整篇文章几乎完全围绕推理（Inference）展开，而很少讨论训练，这本身就是 NVIDIA 对未来市场重心的判断。

理解全文的关键是 Roofline Model：任何程序最终都会受到两个瓶颈中的一个限制，要么是 Compute，要么是 Memory。
决定程序属于哪一种的是每搬运一个 Byte 数据，GPU 能完成多少计算：算术强度高，程序受 Compute 限制；算术强度低，程序受 Memory 限制。
"Latency-sensitive decoding runs at low concurrency and is memory-bound."

推理为什么天然容易 Memory-bound？原因在于推理分成两个完全不同的阶段。Prefill 处理整个 Prompt，可以一次计算成千上万个 Token，大矩阵带来很高的 Weight Reuse，因此通常属于 Compute-bound。而 Decode 必须逐 Token 生成，下一个 Token 必须等待上一个 Token，天然无法沿时间维度并行，只能依赖不同用户之间的 Batch。随着 Batch 变小，每次生成一个 Token 仍然需要读取几乎完整的模型权重，Weight Reuse 急剧下降，GPU 更多时间花在等待数据，而不是计算。

文章用 FFN 举了一个典型例子。FFN 的 GEMM 可以写成 M×K 乘以 K×N，其中 M 对应 Token 数，N 和 K 对应模型维度。推理过程中，M 会随着并发下降迅速缩小，而 N 和 K 基本保持不变。这意味着真正的计算量下降了，但需要读取的 N×K 权重矩阵几乎没有减少。文章因此得出结论："FFN latency becomes memory-bound because the GEMM-N and GEMM-K dimensions remain large as GEMM-M shrinks." 换句话说，GPU 已经不是在等待计算完成，而是在等待 Weight Read。

这也是为什么文章不断强调 Memory，而几乎没有讨论 FLOPS。Roofline（天花板） 一节最有代表性的三句话分别是："Workloads with low arithmetic intensity are capped by memory bandwidth."、"Latency-sensitive decoding is memory-bound."、"Memory time exceeds math time at every token count."
三句话实际上表达的是同一个意思：对于现代推理而言，真正限制系统性能的已经不是 GPU 算力，而是 Memory 带宽和 Weight Read。

MoE 可以缓解这个问题，但无法彻底解决。MoE 将 Dense 模型每层全部计算变成只激活少数 Expert，大幅降低 Compute。然而 Compute 降低的同时，新的瓶颈开始出现。首先是 Expert Parallel 带来的 All-to-All 通信，其次是 Router 带来的负载均衡问题，最后是 Weight Read 本身仍然存在。每个 Expert 依然需要读取大量参数，因此 MoE 更多是把瓶颈从 Compute 转移到了 Memory 与 Communication，而不是消灭瓶颈。

这也是 NVIDIA 为什么重点介绍 Wide Expert Parallel。因为nvda希望将 Expert 分布到更多 GPU 上，可以提高整个系统的 Aggregate Memory Bandwidth，同时降低每张 GPU 保存的 Expert 数量，从而减少 Weight Read 带来的延迟。
注意，这里的收益并不是来自更多 FLOPS，而是来自更多 Memory Bandwidth。这也是文章第一次明确把 GPU 扩展解释为 Memory 扩展，而不是 Compute 扩展。

nvda25年发布的Helix Parallel 则解决了另一类 Memory 问题——KV Cache。传统 Tensor Parallel 在 GPU 数量超过 KV Head 数之后，不得不复制整份 KV Cache，导致 HBM 占用迅速增加。Helix 将 KV Cache 按 Sequence 切分，而不是按 Head 切分，每张 GPU 只保存部分 KV Cache，再在 Attention 阶段交换 Sequence，随后切换回 TP×EP 完成 FFN。这意味着 Attention 和 FFN 不再采用同一种并行策略，而是各自选择最优方案。随着 Long Context 从几万 Token 增���到百万 Token，Helix 的价值会越来越大。

整篇文章提出了七条设计原则，但本质上都围绕同一个目标。Near-square Matrix 提高 Arithmetic Intensity；128、256、512 对齐提高 Tensor Core 利用率；Prefer Width over Depth 增加 Weight Reuse；NVFP4 减少 Memory Traffic；Wide EP 提高 Aggregate Memory Bandwidth；Chunked Pipeline 减少 Pipeline Bubble；Helix 将 Attention 与 FFN 解耦，分别采用不同 Parallel Strategy。看似是七条独立建议，本质都是围绕 Roofline Model，目标只有一个：减少 Data Movement，提高 GPU 利用率。

真正值得关注的反而是文章没有直接说出来的内容。第一，GPU Compute 的增长已经快于模型真正需要的 Compute，未来继续增加 FLOPS 的边际收益正在下降。第二，推理时代的瓶颈已经从 Compute 转向 Memory，HBM、KV Cache、Weight Read 和 Memory Traffic 将越来越重要。第三，GPU 的竞争开始演变成整个系统的竞争，包括 HBM、NVLink、TensorRT、并行策略和软件栈，而不仅仅是单�� GPU 的性能。第四，AI 基础设施未来真正需要优化的对象，不再是计算，而是 Data Movement。

总结来说就是：在越来越多的 AI 推理场景中，存储（准确地说是 Memory、Memory Bandwidth、Weight Read 和 Data Movement）已经比 GPU 算力更容易成为系统瓶颈。

作者背景：这篇文章的七位作者几乎全部来自 GPU Architecture、TensorRT-LLM、Distributed Inference、Model-Hardware Co-design 和 Compute Architecture 团队。

[AdamTZ @Adam_Investment]

@Web3Feng 也不是不行

[Photon Capital @PhotonCap]

https://t.co/4nIOX7b6n2

[徐老猫 @raycat2021]

这位做了28年股票的日本投资者总结了一套简单的打法，非常认同。
他做的应该是日股，同样适用在美股这样一个长期看涨、科技股为主的市场。
做投资就是坚持一套游戏规则，有板有眼的做就是了。

请务必记住这8条规则
1. 下跌5% → 什么都不做
2. 下跌15% → 再追加买入10%
3. 下跌25% → 再追加买入25%
4. 上涨 5% → 继续持有
5. 上涨 15% → 继续持有
6. 上涨 25% → 卖出 10%
7. 上涨 35% → 卖出 20%
8. 上涨 45% → 卖出 30%
9. 上涨 60% → 卖出 40%
10. 上涨 100% → 全额卖出
纪律＋耐心＝长期稳定的增长
在市场中获胜的人，不是制定规则的人，而是能够遵守规则的人。
「要是早点卖掉就好了」
「要是早点买进就好了」
谁都会这么想。
但是从下次开始能���变的，
就是在事先决定好
买入的理由和卖出的标准。

[美股OK哥 @artinmemes]

今天李在明拉着两大财阀的手宣布2000万亿韩元扩产计划，为啥三星海力士反而跌？

因为这俩是掏钱的，今天是掏钱的跌收钱的涨

我看完发布会就一个感受，大城市扩产不现实，和居民抢电抢水，已经投诉不断

���加韩国不甘心只卖内存，还要搞自己的数据中心。只能往郊区赶，后面他们的瓶颈，就是电力和淡水（电力不用说，淡水70%用在纯化后的晶圆工艺清洗，剩下主要是冷却，这方面用量液冷普及后会下降）

我给大家整理了一下概念股：

电力基建：

斗山能源｜034020
韩电技术｜052690
韩电KPS｜051600
LS电气｜010120
晓星重工｜003240
韩国电力｜015760
SK E&S｜011790
SK이터닉스｜475150
韩华｜009830
LS海洋｜060370
三星SDI｜006400
现代建设｜000720

淡水基建：

韩星洁净科技｜066980
斗山能源｜034020

今天全部大涨

日本也是同理，AI时代，地方小，又想成为完全体，是有天然缺陷的。可提前埋伏对应板块

[fin @fi56622380]

AI半导体终局推演2026(II)

当半导体结构性演进到AI推理主线，内存和存储成为了最大瓶颈，市场对内存和存储最大的怀疑就是：

HBM/DRAM/SSD会不会摆脱传统周期性？

依赖HBM指数增长的GPU架构路线进化路线，会不会停止？什么时��停止？

长鑫扩产的影响有多大？会不会把这个市场重新带入周期泥潭？

本篇尝试去建立一个框架来梳理这几个问题

—---------—---------
万物皆周期，而内存的周期性又特别强，最大的来源在于扩产周期过长，无法快速扩产和需求短缺时期错配

摆脱传统周期性几种可能的方式

1. 定制化：产品不可互换，产能不能随便转移，需要签长约。

2. 结构性的指数级需求增长：需求曲线本身很陡峭，而且供给一直追不上。

3. 技术迭代快速升级：每一代产品都快速淘汰上一代。
满足任何一条，就能部分摆脱传统周期；满足两到三条，就能摆脱大部分传统周期

根据这个框架， HBM在三条里，大概占了两条半

1. 定制化，需要签长约（较弱，算半条）

HBM 确实有定制化和Nvidia codesign的成分，但并不是很强。��正定制的部分只在封装和 base die，上面那十几层 DRAM die 仍然是完全 JEDEC 标准化的。

比如当 Samsung 的 HBM3E 在 NVIDIA 的 qualification 上没过、份额从大约 60% 一路跌到 20% 的时候，它并没有把这批产能砸在手里报废，而是转手就供给了 Google 的 TPU、AMD. 物理上，给 NVIDIA 的 HBM3E 和给 AMD 的 HBM3E，是同一个东西。 所以产能仍然是部分可以自由转移的。

HBM4之后的定制化更多一些，包括在 base die 上集成定制逻辑和/或缓存。更复杂的方式是将 HBM4E 内存控制器和定制 die-to-die 接口直接放入逻辑 base die

SemiAnalysis 提到 OpenAI、NVIDIA 和 AMD 各自都在做定制 HBM 的工作，但这指的是 base die 的定制，上面的 DRAM 层仍然是标准的。

部分定制化的特性，HBM主要在封装上需要合作，这也导致了客户必须签长约，但产能也确实可以转移，所以HBM 能勉强算半条。

2. 结构性的指数需求增长（满足）

最直观的原因，就是Nvidia token factory token throughput的硬件升级需求，导致了HBM带宽的升级换代极快，以及HBM size需求的指数增长

这一条其实就是上一篇AI半导体终局推演2026(I)的结论：
token throughput = HBM size × HBM 带宽，每一代翻倍。

HBM size per GPU大概每年增长40%以上

这条需求曲线的陡峭程度，是DRAM供给端 14% 的 wafer 增长，乘以 9% 的 density 提升，很难追上的

在硬件领域，因为attn阶段KV cahce的极高带宽和极高memory size的要求，也导致了HBM独特的地位。即便是HBM涨价三五倍，把钱花在HBM上带来的边际token throughput提升，仍然比花在其他地方要划算的多。

其他几个Memory路线，SRAM，HBF，CXL，PIM，目前都无法在HBM的主力赛道kv cache/attention上正面竞争，起码未来5年甚至更长时间，不太可能找到替代路线

3. ���术迭代快速升级（满足）

DDR3时代过了15年，仍然只是DDR5时代，而HBM的升级换代的速度基本上是两年一代，比传统DDR要快很多很多，而且近来还有加速的趋势，HBM size x HBM BW每一代翻倍，目前是完全符合这个规律的

每两年一代HBM升级，NV GPU速度基本是指数型上升：2TB/s ->3.5TB/s->4.8TB/s ->8TB/s->22TB/s，而且HBM的速度和推理token throughput是完全线性正比的，上一代HBM的边际使用成本会不划算，大家都有动机去尽量用最新的产品，虽然更贵，但是带来的收益(token throughput)是更多的

Token factory时代的逻辑是，技术升级（HBM带宽）的越多，赚的越多

这个速度差，造成了一个和 CPU 类似的局面：旧产品快速贬值，于是囤货的价值在变低，比如说，HBM3的价值贬值的非常快，今天基本上主流产品不会用了

所以HBM 厂商的理性选择，从拼当前的产能去占市场（quantity competition），变成了在稳定性和HBM速度上拼技术，拼下��代在 NVIDIA 平台上的 qualification 份额（quality competition），从而避免了在传统周期的下行波段，大家都不愿减产掉市场份额的囚徒困境。

—--------------—--------------

HBM和传统DRAM比较，三个条件里满足了两个半，那么HBM能摆脱传统周期性吗？

内存周期性的来源，主流叙事是，DRAM 有Commodity属性（无差异化 → 价格战 →库存可囤积），所以有周期性。

而Commodity属性本身并不产生周期，它只是一个振幅放大器

特别是DRAM领域里，曾经产生过囚徒困境，在下行周期三星曾经扩产抢市场份额，谁先减产谁吃亏，导致谁也不敢轻易减产，最后大家都亏损惨烈

实际上周期性的主要结构性来源是供给周期太长，很容易和需求周期错位。建一座 fab 要 3 年，投资上百亿美元，一旦决策就不可逆，而需求增长会有不稳定性，每次出现新范式增长，比如云服务，移动互联网手机，疫情线上需求，会有爆发式增长，而过了两年增长会放缓，供给高于需求，降���过猛，就变成了亏钱周期

万物皆周期，HBM这一条同样是无法避免，但只要token需求仍然是指数型增长，结构性的指数增长会减弱周期性，因为需求可预测度更好，而且一旦降价，客户就有增大HBM size的需求（从而增大token throughput），加上HBM有一点定制化要求导致都是长约，从而从周期性转化成成长周期性，而且这一轮周期会特别长

周期性：上行周期赚的多，下行周期亏的多
成长周期性：上行周期赚的多，下行周期赚的少

另外，HBM/DRAM在这三条摆脱传统周期的条件的基础上，还有一条重要优势：

4. 因为DRAM密度增长scaling越来越慢，以及HBM升级换代导致DRAM堆叠倍数的增加，供给端的扩产难度持续增加

2000年附近，DRAM每片wafer上DRAM bit密度每年增长大概45%，也就是说，就算晶圆wafer数量不扩产，每年的供给端DRAM bit仍然可以增长45%

十年前，DRAM bit每年密度��长降到了20%，而现在，DRAM bit每年密度增长降到了9%。以前DRAM扩产甚至不怎么需要新建厂房就能得到每年20~30%的bit volume上升，现在DRAM要扩产，更多的是��wafer数量的增长，也就是新建厂房和clean room。

另外一个HBM快速扩产难度在于，HBM3e大概需要3倍的DRAM wafer晶圆，而HBM4由于堆叠密度的增加，大概需要4倍的DRAM wafer晶圆数量，相当于HBM bit相对于DRAM bit一直变得更难制造，单位DRAM wafer数量制造的HBM bit越来越少，相当于在通缩

----------------------------------

HBM未来有一天，会不会从成长周期性，变回传统周期性？最重要的因素是结构性指数增长，那么
AI推理时代，这个依赖HBM指数增长的GPU架构路线进化路线，会不会停止？什么时候停止？

token throughput = HBM size × HBM 带宽，这个HBM指数增长的第一性原理里的HBM size的增长原因正是KV cache的增长。KVCache的特性以及Attention的特性,也是非常契合HBM的。甚至让HBM领先于其他的技术路线, 能够最大化地让KVCache和Attention 阶段的利用率。

换言之， 如果KV cache从架构上不存在了，��么HBM size指数增长逻辑也会受到挑战

所以这个问题的本质其实是，这一轮以 Transformer 为代表的 attention 机制、以及由它衍生的 KV cache 机制，会不会消失？退潮之后会不会被取代？

从历史规律来看：每一次AI模型架构革命，真正被保留下���的，是那些在数学上具有某种普适性的 primitive 操作

举个例子：FFN（前馈网络，也就是模型里大量的 MLP 层）是 2012 年深度学习时代的产物，但它一路活到了今天的大语言模型里，并且仍然占据着模型相当大的参数量。它为什么能活下来？因为这也是一种universal approximation theorem（通用逼近定理）：任何足够宽的 MLP 都能逼近任意连续函数

Attention 大概率也是这样一个会被保留的 primitive。因为它解决的是一个同样 基础的问题：序列sequence 中任意两个位置之间的 dynamic routing（动态路由），让一个序列里任意两个位置都能按需建立联系。这个能力一旦被验证有效，就很难被丢弃

所以即便未来架构从纯 Transformer 向混合架构演进，或者向世界模型演进，但attention 层依然会存在，KV cache（或者它经过 latent compression ���后的等价物）依然需要，HBM依然会作为推理核心之一，这个依赖HBM指数增长的GPU KV cache架构路线进化路线，不会停止

—---------------—---------------

那么DRAM呢？在未来有没有摆脱传统周期性的可能？

HBM摆脱周期性在市场上有一定共识，但DRAM摆脱周期性，市场目前基本没有共识

还是回到刚才的框架，三个摆脱传统周期的条件里，DRAM是没有定制化的，所以就只能看技术迭代速度，最关键的还是要看，有没有结构性的指数增长，答案是有的

在 AI token factory 这个概念里，结构性指数增长的确实主要是 HBM。但事情在 2025 年年底之后起了变化：随着 agentic CPU开始释放潜力，CPU 附带的那部分 DRAM 需求，正在成为 DRAM 新的结构性指数增长来源

—------

这部分的增长逻辑分两层：第一层是CPU 服务器TAM的快速增长，第二层是每个服务器CPU core配备的DRAM用量的因为agentic flow快速增长

服务器CPU TAM的快速增长的4个逻辑在4月的CPU专篇详细写过，简单的说：

1. AI 加速器集群里CPU和GPU配比从传统的1：4变成1：2，甚至可能往1：1迈进

2. Agentic flow里CPU处理的延迟占比很高，50~90%成为重要瓶颈，需要同步扩容

3. AI coding让SDE的效率大幅提升，代码量数量级增长，软件API调用指数级增长，直接转化为这部分CPU hours指数级上升

4. Sandbox为保障数据安全与隔离，如Analytical Agent 需为每个任务复制大量数据库和用户上下文，导致内存(DRAM)和CPU核心的严重浪费，而且这个浪费问题五年甚至更久无法解决。另外CPU hours 在技术上很难通过优化的方法来通缩

这也就是为什么，上上个季度，AMD的财报说CPU TAM到2030年会到60B，两个月前，AMD/ARM把CPU TAM的2030年预测翻倍到120B，一个月前，Nvidia再次把CPU TAM的2030年预测翻倍到200B

而上个星期，Bernstein再次提升2030 CPU TAM指引到223B。在我看来，2031 CPU TAM未来上修到400B是没有太大悬念的事情，唯一的悬念是几个巨头会什么时候宣布上修这个指引

再说说第二层，为什么每个服务器CPU core配备的DRAM用量在agentic时代快速增长？

1. Agent 是带状态的长驻进程，不是无状态的请求-响应

传统 web/SaaS 是 stateless 的：请求进来，分配内存，处理完内存立刻回收。而一个 Agent 任务可以跑 一分钟到一个小时，这整段时间里，它的 message history、system prompt、工作记忆、长期记忆、工具结果 buffer 全部常驻 DRAM

和 CPU hours 一样，每个任务的内存足迹因为 stateful 和 sandbox 隔离(每个任务复制数据库和上下文)的要求，技术上很难压缩

2. 上下文窗口在指数级变长，每个会话的工作集随之膨胀，并发度 × 单会话memory footprint，乘数放大

context window 从 32K → 256K → 1M，reasoning / test-time compute 的序列长度爆炸，未来还会继续增大。每个活跃会话常驻的 messages 随 context 长度线性增长

现在把两层乘起来。

第一层，CPU server 的 TAM，朝 2030~2031 看大概是 5–7 倍的量级(60B → 120B → 200B → 223B，我认为还会到 400B)

第二层，每颗 CPU 的 DRAM 配比，大概 3–4 倍(4~8GB → 16~32 GB/core)，但这个增长可能大部分是一次性红利

两个独立变量相乘，server 侧的 DRAM 需求是数量级的增长

2030年，即便按保守的300B CPU TAM，一个CPU core按$50来算，agent时代最保守按16GB/core，这算出来新增量最少都是96EB，而今年的DRAM总产量只有47EB，明年勉强60EB，这是非常惊人的增量

虽然这个agentic CPU带来的DRAM指数级增长，在第二层很大程度上是一次性红利，但持续时间会持续很久很久，因为这个短缺的缺口实在是太大了

—--------

回到文章开头那个框架。三个摆脱传统周期的条件里，第一条DRAM 定制化，基本可以忽略

而第二条：一个结构性指数级、而且很难逆转的需求来源是成立的。commodity DRAM 现在也具备了部分摆脱传统周期性的资格。没有 HBM(两条��)那么彻底，但已经是实质性的变化

第三条，技术迭代速度，DRAM的节奏也跟以前不一样了

因为以前的DRAM技术迭代速度是严重依赖消费电子的，DDR的进步对于performance用处并不大，但可预见的未来里，碳基消费的传统DRAM，会远远小于硅基消费（CPU服务器）DRAM的用量

以前DRAM的速度升级带来的边际效用是很低的，但现在因为CPU服务器对memory的需求增大，以及端侧AI对DDR速度的要求也增大，比如苹果为了跑本地大模型，LPDDR速度越来越快

速度升级的边际效用高了不少，所以DDR6和LPDDR6的速度迭代需求比以前提升了太大了，这在图里也可以看到，LPDDR6/DDR6的迭代时间缩短了，而且速度斜率，重新开始抬头

以前新一代DDR/LPDDR技术出来，大家的反应都很冷淡，等降价了才会用

而现在LPDDR6出来，各家恨不得都在抢着能尽量早上就尽量早，因为速度的提升带来的performance提升是触手可及的

------

另外，DDR 的供给还要被 HBM 额外抽一道税。HBM 每年的扩产速度太快，导致每年都有一批原本可以做 commodity DDR 的 wafer 被拉去做 HBM，而 HBM 的转换比极低，HBM3E 大约要 3 片 DDR wafer 的产能才能做出等量的 bit，HBM4 是4 片。所以每年大约有 3% 到 5% 的 DDR bit 增长，是被这个 HBM bit tax直接吃掉的

所以DRAM bit volume虽然未来每年能增长24%左右（14%来自wafer增长，9%来自每个wafer的DRAM密度增长），但算上HBM bit tax之后，传统的、非 HBM 的 commodity DDR，每年的 bit growth 大概只有 20%（约 10% 的 wafer 增长 × 约 9% 的 node density 提升）

—---------------------

中国长鑫扩产的影响有多大？如果不讲武德拼命扩产，会不会把这个市场重新带入周期泥潭？

长鑫这几年的扩产速度还是很快的，2025年还是每个月20万晶圆，2026年北京晶圆厂及新增生产线的贡献就能到32~35万��

正在建设中的上海工厂一期和二期，一期预计到2027年每月新增10万片晶圆产能，二期预计到2028年每月新增10万片晶圆产能，也就是说，2027年每个月42万晶圆，2028年能到每个月50万晶圆。

但需要注意的是，长鑫的dram bit 密度大概只有御三家的一半左右，所以长鑫的每个月50万晶圆wafer能产出的dram bit volume只有其他家的一半，这里计算wafer per month的时候，就按等效一半来算

把这个折扣打上之后，长鑫对整个DRAM行业的冲击还是小了很多，从2025年年底到2028年年底，长鑫对DRAM bit产能CAGR的影响大概只有1.5%，全行业的DRAM产能CAGR大概从12.7%升到14.2%

DRAM月产能(kwspm) 2025E → 2028E CAGR

Samsung 685K → 920K 10.3%
SK Hynix 519K → 725K 11.8%
Micron 340K → 560K 18.1%
非中国其他 150K → 218K 13.3%
中国(密度折半) 117K → 274K 32.8%
—————————————————
含中国总计 1811K → 2697K 14.2%
无中国总计 1694K → 2423K 12.7%

就算是长鑫未来还能保持增产速度，2030年对全行业等效产能每年DRAM bit volume增产CAGR的影响，大概也不到3%，从20% CAGR变成23% CAGR，仅此而已

另外，长鑫被光刻机所限制，而DDR6 需要更高速率（14400 MT/s 起步）和更高密度,御三家做 DDR6 大概率会用 1c 或更先进节点（~12nm 以下），已经全面用 EUV。长鑫可能会在DDR6上速率受限，密度也只有一半。

—----------------

即便是成长性周期，为什么DRAM的这轮超级周期会持续很长时间，起码五年看不到头？

第一个原因是，刚才谈到的CPU服务器需求端的巨量增长带来的结构性DRAM需求指数增长，这里结合DRAM供给端的bit volume CAGR大概稳定20%增长，就可以很清晰的看到，DRAM未来几年的缺口为什么越来越大：

非HBM的传统DRAM供给端大概是每年增长20%，而需求端，按2026年60B CPU TAM，每个CPU消耗DRAM平均8GB/core，每个core $30~35来算，需求是16EB

2030年按400B CPU TAM，每个CPU消耗DRAM平均16GB/core，每个core $80来算(CPU涨价超过一倍)，需求是80EB，这部分DRAM的增长CAGR大概是50%，远远超过目前的估算

不同于HBM是直接和token throughput挂钩，从���和GPU赚钱效率直接挂钩，DRAM不够对于agent flow的影响主要是速度，比如说，8GB/core和16GB/core比起来，部分workload速度可能降低30%，部分低价值task实在要等等也能忍，���构性指数增长的动机很强，但需求不如GPU那么刚性

Semianalysis说今年的DRAM缺口式个位数百分数，明年是超过10%。从agent CPU数量激增导致的DRAM结构性来看，这个缺口每年都会继续加大，在2030年之前看不到降低的可能

—----

另外一个DRAM能延续强势很久的逻辑是，因为DRAM涨价之后，被涨价消灭的那部分需求，不是真的消失了，只是延迟了，需求蓄水池太多了。

所谓蓄水池，是指那些"内存一旦降价就会立刻被释放出来的潜在需求"。它们的存在，意味着即便供给阶段性跟上了，价格也很难崩，因为总有新的需求从蓄水池里涌出来接盘：

内存换算力/速度是一个蓄水池：

有大量本来需要靠额外内存来优化速度和算力的需求，在内存太贵时被压着，一旦内存降价就会被释放出来。

比如 Nvidia的CPX prefill 加速，本来的设计初衷是用额外的低成本GDDR7，来做一个���门的prefill加速器，结果LPDDR/GDDR都太贵了，比涨价前的HBM还贵，这个方案的ROI就不划算了，但等到普通内存降价，这样类似CPX的优化方案就还会回来

低价值task是一个蓄水池：内存涨价导致token价格居高不下时，高价值的 task 被优先保留，低价值的 task 被延后；内存一降价，这些被延迟的需求就回来了。

端侧 AI 是一个蓄水池：AI PC 的内存配置可能从 24GB 一路涨到 128GB。苹果已经明确要求最新的端侧AI满血版需要从8GB升级到12GB内存

常规消费电子、Agent PC、低端手机，因为内存涨价而减少的需求，全都是蓄水池。

这么多蓄水池叠在一起，构成了一个极厚的需求缓冲垫。这就是为什么 DDR 这轮的结构性增长，后劲会比市场想象的要强。

—-----

还有一个DRAM价格很难大幅下降的原因在于，HBM和DRAM产能可以互相转换，所以整个DRAM complex是一起re-rate的

在上行期DRAM的利润率远超HBM，HBM的涨价幅度甚至变成了由DRAM去推动。今年新签约的HBM4的价格，就是当期DRAM的价格 x 4，��就是正常堆叠倍数对应HBM4的价格

一旦DRAM降价毛利下滑，因为HBM的长约透明性，利润率都是有保障的，HBM就会间接抽走更多的DRAM产能，HBM的降价也会让GPU厂商更有动力尽可能的升级HBM size，这样也间接保障了DRAM的价格地板

DRAM的结构性指数增长的需求有了，density scaling放缓扩产难度在增加，厂商扩产计划都很谨慎，长鑫这几年带来的影响也是有限的，再加上需求的蓄水池非常庞大，这四个原因导致了，在可预见的至少五年甚至更长时间内，DRAM是很难进入周期低谷的。

—--------------

NAND SSD有希望摆脱传统周期性吗？

NAND 的结构性增长动力没有 DDR 那么强，今年的缺货主要原因是几个主要玩家的生产纪律保持的很好，并没有大规模扩产，每年的产能增加主要来源于技术改进：NAND堆叠层数的增加

第一个结构性增长来自AI，主要来自 KV cache 的 offloading，把HBM溢出的warm/cold KV cache 卸载到 NAND SSD上。

但神奇的事情是，这个kv cache offloading的增长甚至还没有大规模发生，SSD就已经缺的比DRAM还严重了，涨价也比DRAM要更多。等到明年Rubin CMX放量，加上KV cache offloading大规模应用，SSD的缺货也会因为这个结构性增长而增长

第二个，另一个去年年度总结里说到的未来可期的AI视频带来的结构性增量，今年已经有出圈的态势了

Seedance体量在以一年十倍到四十倍的速度增长。目前它还卡在缺卡算力不足的阶段，需求被算力压着没完全释放。但等到缺卡阶段过去，AI 视频对NAND存储的结构性需求增长，会持续相当长的一段时间。

第三个结构性增长也同样来自于agent flow带来的Sandbox使用量的指数级增长，Sandbox为保障数据安全与隔离，如Analytical Agent 需为每个任务复制大量数据库和用户上下文，导致内存(DRAM)和CPU核心的严重浪费，同样会带来大量的SSD的浪费（需求）

第四个也许在2030年之后发挥作用的结构性增长，来自于HBF路线需要用到SSD，在不少投行分析中被寄予厚望，但这个技术路线还有些遥远，主要角色定位只能作为存放大模型的weights，写一次权重然后做只读，而且必须要和GPU/HBM封装在一起（48TBps/96TBps），否则靠PCIE7/8速度太慢完全无法用，只能说未来可期，下一篇AI半导体终局推演2026(III)会有更详细的分析

总之，NAND SSD的结构性增长没有HBM那么强，但是胜在便宜，价格到2027年也只有$0.8/GB，是同期DRAM的四十分之一，所以也算是多级缓存里的万金油属性，结构性增长来源太广泛了

也就是说，不存在DRAM/HBM单独涨价繁荣，而SSD不涨价的情况，因为如果这样的情况发生，那么大家就会想办法用SSD去承载DRAM/HBM的部分功能，用更低的成本实现类似的效果。HBM、DRAM、NAND 不是三个独立故事，而是同一 AI memory hierarchy 在不同温度层的结构性增长

结构性指数增长的需求有了，NAND SSD摆脱周期了吗？ 那么就要看NAND SSD厂家的生产纪律了，唯一可能不遵守生产纪律的，只有长存。毕竟这是一个囚徒困境，一旦有一家不讲武德拼命扩产，整个NAND产业要扩产的难度比DRAM简单的多。

但最起码的，这一轮NAND同样是超级周期，几个结构性指数增长带来的需求，下行期推迟到2030年问题不大

[DD @DD29397053]

关于美光超高毛利是否合理，云厂商这样抢存储是不是不理智，我还是想拿上次类比的中国房地产周期来类比。

大家应该都有这个记忆，就是过去中国20年的地产周期期间，市场多少次也在质疑：地价都超过楼面价了，这生意怎么做？这个现在存储看似不合理的价格何其相似，但后来真正发生的是，土地变贵以后，房价、融资、周转、城市预期一起被重新定价。不是每个开发商都赢，但能拿到核心地块的人，反而掌握了下一轮扩张的门票。

AI 现在也类似。

如果只看今天的 HBM、DRAM、NAND 价格，确实很离谱。客户像是在高位抢货。但云厂商买的不是一颗颗存储芯片，而是未来 AI 服务的“楼面”。

GPU 没有足够 HBM，算力跑不满；模型没有足够 DRAM/SSD，长上下文、缓存、RAG、推理吞吐都上不去。对云厂商来说，存储不是成本表里一个普通零件，而是决定未来 AI 产能、客户锁定和收入天花板的地基。

所以他们愿意高价锁货，本质上不是因为今天便宜，而是怕明天没货。

如果未来 AI token、agent、企业订阅、广告、云服务价格继续水涨船高，今天看起来很贵的存储，可能就像当年的核心土地：当时看是高价，事后看是稀缺资产。

这也是为什么我觉得这轮存储周期不能只按传统库存周期看。真正的问题不是“价格贵不贵”，而是“下游有没有能力把更贵的存储变成更高价值的 AI 服务”。

如果答案是有，那高价抢存储就不是疯狂，而是抢下一轮 AI 产能的土地。

所以现在重点盯的就是Openai和Anthropic两家的算力紧张程度，模型除了写代码以外能否扩展到其他行业和领域。

[Macro_Lin @LinQingV]

长鑫存储的材料与耗材供应链全景
昨天讲了长鑫的设备供应链，今天讲另一半的材料和耗材。这一块的国产化进度比设备端要快一截，但内部分化也更剧烈。长鑫2024年LPDDR系列占主营收入82.74%，材料消耗结构跟Mobile和AI需求节奏强相关。招股书披露2024年六大类原材料采购合计约114.7亿元（主要原材料采购金额121.9亿元），2025年上半年61.45亿元。六大品类结构是化学品37.29%、备件及其他约34.69%、光阻剂12.16%、硅片8.55%、气体5.10%、靶材2.21%。化学品从2022年的27.49%一路升到37.29%，已经超过备件成为第一大头，既来自DDR5迭代后湿法和ALD消耗量放大，也来自产能建设期备件采购前置完成后的镜像效应。按2026年Q1的业绩以及历史数据推测，全年材料采购规模冲到270亿以上是大概率。

一个品类一个品类看。

化学品占了近38%，是国产替代弹性最大的一格。湿电子化学品方面，晶瑞电材向长鑫供应高纯双氧水、硫酸、氨水、异丙醇、盐酸、硝酸、NMP等全品类，年出货量数千吨，核心产品已全面实现国产替代（晶瑞同时也是国内i线光刻胶龙头，见光阻剂段）。格林达是国内半导体显影液隐形冠军，国内唯一实现SEMI G5级TMAH显影液量产，已供应长鑫。江化微是国内湿电子化学品龙头，江阴本部产能9万吨/年，三大基地全部建成后总产能将超30万吨。CMP抛光液方面安集科技是绝对龙头，2024年抛光液营收15.5亿元，国内市占率约70%、全球约10-11%。CMP抛光垫方面鼎龙股份国内市占率超70%，在长江存储供应链中占主导地位，与长存共建联合实验室开展抛光垫底层技术攻关，CMP抛光垫2025年收入10.91亿元同比增长52.34%。ALD/CVD前驱体方面，雅克科技是国产龙头，已进合肥长鑫和长江存储。据产业链消息，安德科铭也值得关注，长鑫科技全资持股的长鑫芯聚2025年10月入股了这家公司，同时它本身就是长鑫的重要材料供应商，2024年自研High-K前驱体批量供货，2025年铜陵基地营收2.39亿元，形成210吨/年高纯前驱体产能，7款产品转量产。产业资本反向绑定材料厂的玩法在前道材料里很罕见，意味着高k前驱体已经被长鑫定性为战略环节亲自拉国产替代。化学品单价指数从2022年的100跌到2025上半年的77.90，过去三年累计跌22%。景气回升直接传导的是采购量而非单价，单价反弹要看上游化工大宗品走势，但量价叠加后化学品这一格的总采购额弹性最大。

备件及其他占近35%，是设备零部件耗材，包括反应腔体、石英件、密封圈、靶材辅件、传输部件等。单价跟着半导体大宗品价格剧烈波动，2024年单价指数升到156.53涨了56%，2025上半年骤降到97.29已经低于2022年水平。国产标的集中在石英件和密封件，菲利华是石英玻璃龙头，半导体级石英玻璃已用于多家头部晶圆厂。新莱应材在密封件和洁净管路国产替代上走得比较深。备件供应商集中度最高，2024年前五大供应商里有三家是备件供应商，合计占比超过19%。

光阻剂占12.16%，是材料端分层最严重的一格。i线光刻胶用于非关键层，晶瑞电材多年国内市占率第一，已批量供货长鑫，国产化率约10%。KrF已经跑通，晶瑞电材批量供合肥长鑫和中芯国际，彤程新材旗下科华微电子是国内唯一为本土8寸和12寸晶圆厂批量供应KrF的企业，上���新阳的KrF也实现批量销售。ArF还在爬坡，南大光电现有ArF光刻胶产能50吨/年，28纳米ArF已小批量供货（2025年销售额突破2千万元），14纳米浸没式良率达99.7%。市场流传的宁波500吨/年扩产项目公司称未实施，需谨慎对待。彤程新材的ArF/ArFi已开始批量供货。鼎龙股份的浸没式ArF获得了客户订单。上海新阳的ArF浸没式光刻胶也已取得销售订单。ArF国产化率从接近零开始破冰，已有少量供货，但离摆脱日本依赖还远。2025年日本对华光刻胶供应配额削减10-15%，年底部分日企暂停供货，倒逼效应明显。光刻胶的天花板跟光刻机一样硬，没有先进光刻机进入国内，先进光刻胶就没有真实的量产验证机会。国产ArF再好，也只能在长鑫这种被限制在DUV阶段的产线上跑。EUV光刻胶目前为零，上海新阳在开发但离量产很远。

硅片占比8.55%，是六大类里2025年下半年加仓最明显的一项。2025上半年占比一度跌到6.27%，全年回升到8.55%，反映下半年长鑫主动加大硅片备货，对应DRAM价格快速上涨之后产能爬坡和战略备库存的双重逻辑。国内主供是沪硅产业，2025年300mm硅片销量641.63万片，存储是其主要应用领域之一。立昂微12英寸硅片覆盖14纳米以上节点存储电路，进入部分存储客户供应链。海外端长鑫还在依赖信越、SUMCO、环球晶圆、Siltronic。对比长江存储已经大幅减少SUMCO采购转向国产，长鑫硅片国产化方向是定的，但完整切换还需要两到三年。

气体这一格要单独看。招股书披露的"气体"采购占5.10%，但有明确注释"气体不含大宗气体耗用"。也就是说5.10%只是工艺特气和电子特气，氮氢氧氩等大宗气体走的是另一条单独的供应通道。这条通道的国产化反而走得最彻底。广钢气体是长鑫最大的电子大宗气体供应商，双方签了15年长期供气协议，覆盖合肥和北京两座基地，2025上半年广钢在长鑫的采购占比40%到45%。15年长协在半导体材料端非常罕见，本身就是国产化已经走通的强信号。工��特气这边，华特气体的光刻气国内市占率60%，全球四家通过ASML和Gigaphoton双重认证的企业之一。中船特气是国内电子特气第一、全球第九，2002年就突破了三氟化氮的国外垄断。金宏气体补充中端品类。气体单价指数从100跌到62.29，跌幅38%。单价跟上游工业气体成本走，但采购量跟着长鑫投片量走，量的弹性确定性最高。

靶材只占2.21%，但国产替代故事最完整。江丰电子覆盖铝、钛、钽、铜、钨全系列，钽/钛/铝靶已实现5纳米节点量产，部分产品进入3纳米工艺验证。有研新材旗下有研亿金是央企背景的第二供应商，稀土靶材全球市占超85%。这个环节国产化率已经在60%以上，对长鑫扩产的弹性主要体现在订单放量而不是国产突破。

掩模版是跟ArF光刻胶并列的另一个薄弱点。先进节点一套掩模版成本数百万美元，长鑫用的高端掩模版大概率仍由美国Photronics和日本Toppan、DNP供应，国产化率极低。

封测基本实现国产化。深���技旗下沛顿科技是长鑫最大的委外封测供应商，承接其超50%的封测需求，处理17纳米及以下先进制程。长电科技提供DRAM模组封装，通富微电配合开发HBM芯片样品。盛合晶微、华天科技也有布局。

HBM封装材料是新增量。招股书披露的原材料结构主要对应前道晶圆制造，HBM后段封装材料是2026到2027年才放量的新故事，对应长鑫上海HBM后段封装厂2026年底投产。华海诚科的颗粒状环氧塑封料（GMC）已通过客户验证处于送样阶段，芯片级底填胶已完成验证正在量产准备。联瑞新材配套供应HBM封装用GMC所需的球硅和Low α球铝。弹性最大但兑现要等长鑫上海后段厂投产。

招股书提及4F²等新型工艺架构是未来方向，业内公认对应VCAT垂直沟道访问晶体管路径。这意味着2027年以后的G6、G7工艺会带来新的材料需求，垂直沟道和堆叠结构对ALD前驱体、高深宽比刻蚀气体的依赖会进一步加深，雅克科技、安德科铭、华特气体这类公司的长期成长性会被进一步打开。

整体看材料端国产化进度领先设备端一个身位，但各品类差异很大。电子大宗气体（广钢主导超50%）、CMP抛光垫（鼎龙国内超70%）、靶材（江丰国内12寸超70%）已在50%以上。湿电子化学品和工艺特气在30-50%区间。前驱体尤其高k仍在20-30%。光刻胶和掩模版的国产化跟着光刻机天花板走，要等上游设备突破。HBM封装材料是2026到2027年才开始放量的新增量。基本面上可以满足量产需求，但顶层精细化学品和光刻胶仍依赖进口。

设备一次性资本开支属性强，材料是经常性采购。长鑫Q1单季营收508亿，2026年H1指引1100到1200亿，材料采购盘子冲到2026年270亿以上是大概率。这部分订单不需要等扩产完成，每多开一片晶圆就立刻转化成材料厂的收入。对广钢气体、安集科技、鼎龙股份、雅克科技、华特气体、江丰电子、格林达、晶瑞电材、沪硅产业这一批公司，长鑫扩产的传导比设备厂商更快，也更持续。