terahertz

[Lucy L. @LucyBuilding]

之前我研究一家公司，最常用的方法就是先直接问 AI：这家公司怎么看？基本面怎么样？还能不能买？等等这种简单对话，后来我也会用一些更全面的提示词，让 AI 帮我拆财报、业务、行业和估值等，但整体上还是更多站在「这家公司本身」的视角看问题。

这样问很容易得到一堆新闻、总结和结论，但不一定真的理解这门生意。

今天看财经博主小翠的视频，她分享了一个思路，我觉得很有启发：假如你要从 0 开始做这个行业，你先要做什么？护城河是什么？

我引申下也就是说如果你来做你会被卡在哪里？竞争对手为什么很难打进来？

顺着这个角度去问 AI，很多问题会变得更清楚。

因为商业再复杂，也有基本逻辑。那就是公司怎么赚钱，为什么能持续赚钱，别人为什么抢不走，什么情况下这个逻辑会失效。

投资一家公司，最后还是要回到基本面，回到它到底能不能持续创造价值。

我按照这个思路，重新整理了一版研究公司的 AI 提示词，比较长，放在评论区，大家可以直接复制用。

[libapi @libapi_]

苹果手机上这款app 是免费的而且很简洁

不会还有人不知道吧，还去花钱到处找账号下载 Shadowrocket

[Herman Jin @ShanghaoJin]

光在预期不断上调过程中，总会发生某个时点不及买方预期的情况

市场接着就会来一次预期reset

这种回调时候，买就好了

看过奥特曼的都知道，打怪兽总会被暴打几下，最后奥特曼都会赢的。相信光

[Ryan Leung 梁興盛, CFA @RYANHINGSHING]

@168X_Fortune @168MrZ @vcmktasa @ShanghaoJin 的AI半導體對談🫡

看到很多人要紀要, 這是我的手抄本(不齊全)

宏觀流動性
-ESLR鬆綁, 導致銀行流動性充裕(SOFR低, term premium-swap spread)
-實際釋放規模1-2萬億
-Q2發債少, 7月才發債量才上去
-財政部repo(signal釋放流動性, 想要市場漲)

[猴哥｜houge.sol @HougeSol]

看完才发现，我一直看的竟然是“阉割版”光模块视频…

这个讲光模块的视频确实不错，但我一直没想明白一个事。

为什么很多人搬运视频，总喜欢把原作者内容越搬越短?

原作者是视频号 #坤元财研 一共28分钟。

后来看到另一个号搬运，直接砍成25分钟。

结果但斌再搬一次，又砍成14分钟。

然后在X上疯狂传播的，就是 #但斌 这个版本，

总感觉前面刚讲明白，后面突然就跳了。

像看电影一样，中间莫名其妙少了几段。

后来一看，好家伙。

原来被连续动了两次刀。😂

有时候最有价值的东西，偏偏就在那些被剪掉的地方，这些东西，可以帮助你理解。

推荐大家直接看这个 #坤元财研 28分钟原版。

别最后吃了半天，发现上的还是删减版套餐。🤣

#CPO #光模块 #DSP #LPO #DML #EML #CW

[fin @fi56622380]

华为τ scaling定律营销策略，无非是more than moore的广义摩尔定律的另一种说法而已

作为芯片架构师，我更感兴趣的，还是芯片密度提升，ppt上41%能耗提升和12.7%性能提升，到底是怎么实现的

看完了论文，感觉华为这次创新，本质上是用设计复杂度高 + 高制造成本 + 超前散热，一定程度弥补了工艺差距

-----------------

1. 华为芯片堆叠带来的等效密度提升，是虚假宣传还是真的，是不是工艺突破？有没有实打实的好处？

等效密度提升的来源，是两片芯片用hybrid bonding技术绑在一起，投影面积理论上能减小一半，但第一代不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）

这2026第一代等效密度从 2025 年 155 MTr/mm² 跳到 2026 年 238 MTr/mm²，时钟频率也提升了12.7%，功耗比提升41%，表面上看似乎和工艺突破没有什么区别，但有一点重要区别就是leakage power华为从头到尾没有提，只要工艺节点不变，gate leakage、junction leakage 不会因为 3D stacking 自动改善

2030年到2031年的等效密度突变，大概率是来自于2层堆叠到3层堆叠，正如2025到2026年的等效密度突变，时钟频率突变，来自单层到2层折叠

所以从leakage没提这个事来看，这个2031年等效1.4nm，和工艺节点上的突破没有联系。

本质上是用设计复杂度高 + 高成本 + 超前散热 + 超前部署advanced packaging，一定程度弥补了工艺差距

-----------
那么这样看起来虚假的等效密度提升，有用处吗？好处在哪里？

有的，设计上topology折叠，原来要跑几毫米的水平走线，折叠后变成了几十微米。降低了super buffer/bus的长度，降低了clock tree的深度（clock depth -42%、clock wire -28%），clock skew也带来了改良(-25%)，这对动态功耗的改善是实实在在的。部分critical path的缩短，也让时钟频率的上升更容易

所以ppt roadmap上performance的提升，从2025年到2026年上升了12.7%，大部分都是来自于时钟频率的上升（12.7%）

所以好处基本上是topology拆分电路逻辑设计上带来的提升

既然没有实质上的工艺提升，华为芯片堆叠带来等效密度提升的trade off代价在哪里？

三个代价：散热超前发展，设计复杂度高，制造成本变高

最大的代价就是热密度的同步上升，理论上logic on logic都是CPU execution发热最严重的区域，这部分折叠起来相当于功耗密度直接翻倍，但算上41% power efficiency改善，功耗密度仍只比非堆叠方案高40%左右。所以第一代只能对最关键的部分做折叠，大概只占全芯片面积的53%。

所以散热技术也被逼的超前发展，直接上毫米级的MEMS风扇，做micro-cooling fan。

另外的代价就是设计复杂度的变高，critical path的折叠，哪个部分的logic能折叠，折叠之后又会带来从前端到后端的巨大变化要推翻重来

现有的所有EDA工具也不可能支持3D topology，论文自己也承认，full-scale LogicFolding需要全新的3D-native EDA toolchain，把多层stacked dies当作单一连续设计实体处理。哪些logic能折叠、折叠后的inter-die timing closure怎么做，Physical Design（PD）也是难点

制造成本也会更高，被迫超前部署advanced packaging封装，1.5~2um的hybrid bonding + logic on logic都是很有挑战需要显著更高的成本
以前一层wafer做一次光刻；现在两层wafer分别做光刻再bonding，加上hybrid bonding的overlay控制（论文要求<0.5μm）、TSV、KOZ keep-out zone、冗余修复、良率乘法损失，每颗芯片的制造成本和测试成本都要显著上升

--------------------------

2. Tau scaling这个说法，scaling的到底是什么，这个scaling技术路线是不是一次性的design topology红利？潜力如何？持续进步的空间在哪里？

τ Scaling的核心主张是：用时间常数τ替代几何线宽作为全栈优化目标，在器件、电路、芯片、系统四个层级分别压缩特征延迟

公式本身没有任何新物理。"关注瓶颈延迟"是所有架构师都在做的事情。整个行业都知道互联RC是延迟瓶颈，TSMC每一代工艺都在用low-k dielectrics/semi-damascene等手段降RC。把一个众所周知的优化方向包装成"定律"是显然的营销宣传手段，本质是More than Moore的广义摩尔定律的另一种说法

抛开marketing，华为目前所谓RC delay的改善，本质上是芯片堆叠之后，topology距离缩短，让匹配的effective RC都变小，不是RC工艺常数

至于scaling的意思，是能持续发展的一条roadmap。这里的持续改善路径指的是，全芯片堆叠的层数越来越多，从25~30年的2层堆叠，到31年开始的3层堆叠，以后甚至会考虑4层堆叠

第一代折叠技术甚至不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）。2031年的roadmap之所以会出现一个阶跃，就是因为那是从2层折叠到3层折叠的时间点。

但需要注意的是，这个scaling方法的边际效应是逐渐缩小的，折叠成双层的收益是100%，2->3层的收益就只有50%，如果2035年再从3->4层堆叠，收益就只有33%了

另外随着堆叠层数变高，上面说到的三个挑战，散热，设计复杂度，成本，都是越来越大

---------------------

3. 华为的芯片堆叠，是不是TSMC/AMD已经有的hybrid bonding技术？华为做到的是cache on logic，cache on cache，还是logic on logic，logic on logic最大的散热问题是怎么解决的？

是已经有的技术没错，但同时也是把现有技术指标做到了领先也是真的，3D堆叠本身不是新技术，TSMC的hybrid bonding量产还是6um，华为论文给出Kirin 2026的hybrid bonding pitch是1.5μm

我在刚刚看到华为的堆叠消息之后，第一反应也是怀疑和AMD的3D V cache类似，它主要把 SRAM cache 叠在 已经有的L3 cache 区域上，通常会避免直接堆在最热的 CPU execution logic 上，就是避免散热问题，毕竟SRAM 的功耗密度和热点特性与high-activity logic 不一样，如果最热的logic on logic堆叠，散热恐怕会碰到困难

但看了更多数据之后，clock buffer -56%、clock depth -42%、clock wire -28%，这些只有在core内部的clock distribution被重构时才可能发生。纯SRAM stacking不会碰core内部的clock tree。另外如果只是cache on cache，大概率是不需要单独MEMS微型风扇额外散热的，证据普遍都指向logic on logic方式

华为这个技术的精妙之处在于，logic on logic 折叠之后热密度并没有翻倍，而是因为topology的好处，能耗下降了30%，这样热密度只上升了40~50%

而第一代没有完全把整个最热的execution logic 100%堆叠起来，论文也明确说selectively applied along key critical paths，只是大概53%有选择性关键路径会堆叠起来，可能颗粒度都没有那么好，只是IP堆叠在IP上，那么热密度上升也许能维持在20%以内

但这条道路继续前行，超前发展的散热就成了必然，现在是MEMS微型毫米级的主动散热风扇，紧贴处理器传导效率高，和华为手机一样，散热堆料特别足，而且技术领先同行。

以后怕是要把HBM7/8的微流道散热技术提前用起来了，毕竟HBM7/8要上24+层堆叠，华为很可能要在提前用上下个世代的散热技术了

-------------------------

4. 从架构角度来说，最重要的问题，华为41%的power efficiency（能耗比）提升，到底是怎么实现的？为什么AMD的3D V cache没有这么大的提升？

首先确定41%的定义。论文只说"SoC performance-core power efficiency improved by 41%"，没有给出benchmark名称、Voltage/Freq点、温度条件、功耗边界。但PPT roadmap上有一个关键线索：ISO-Power Performance的数字，2025年是2.75，2026年是3.1，提升12.7%

这个时钟频率提升12.7%完全一致，可以理解为，同功耗的性能提升是12.7%，绝大部分是时钟频率提升带来的

至于能耗比上优化的猜测是，LogicFolding缩短critical path → 在固定Vdd下Fmax从2.75GHz提升到3.1GHz → 这意味着在原来的2.75GHz频率下，有了约12.7%的timing headroom → 这个空间在iso-performance模式下可以换成更低的Vdd

另外的能耗比的提升，可能也来自于电路折叠之后，cache hit latency的下降。从业界经验来看，一般L2/L3 cache hit latency下降10%，CPU整体性能会有至少5%的提升

ppt里显示SRAM latency下降30%，估计会有一部分转化为cache hit latency的下降

AMD的3D V cache没有这么大的提升，主要是因为AMD的底层logic die并没有重新设计，3D cache的延迟latency不仅没有减小反而加大，只是增加了cache大小，收益不如latency下降那么明显。

另一方面，clock skew的下降,critical路径变短，造成电路timing变好，意味着华为可以使用更低的vdd（猜测甚至能低7~8%），以及路径缩短所带来的RC的下降(考虑到clock buffer -56%、wire -28%、SRAM pJ/bit -24%这些数字，比如C_eff下降10~15%合理)，再加上clock tree的整体缩短和下降，确实是有可能在部分Voltage/Freq点做到同性能下，做到30%的功耗下降的，而30%的功耗下降换算过来就是41%的power efficiency

对比苹果和高通，每一代手机芯片在iso-power下单核性能一般提升10-20%，iso-performance下功耗一般降30-40%，这是V/F曲线的特性决定的，所以从经验上来说，数字是对的上的。

所以这个power efficiency（能耗比）的提升，从现有的数字上来说可以从topology推导出来是合理的，可能真的和工艺节点没有太大关系

----------------------------

5. 这个技术路线有没有可复制性，其他家会不会效仿？

短期内不会大规模效仿，因为性价比和风险收益比来说不好。长期来看，这个方向所有人都在走，只是名字不一样

华为做LogicFolding的根本驱动力是制裁，工艺节点被卡在7nm，只能在封装，散热，和设计层面想办法弥补。华为也为此付出了不小的代价：散热成本，设计复杂度，以及制造成本更高（包括良率）。这是一个被逼出来的路线，不是一个自然选择

其他玩家在用TSMC就能做到正常的经济迭代，是没有必要冒着这个风险，去超前迭代散热技术和设计复杂度的

长期来看，Intel的Foveros、TSMC的SoIC、AMD的MI300的3D stacking都在朝同一个方向走。如果继续追最先进节点的经济性持续恶化，那么"固定一个成熟节点+3D topology optimization"的路线会越来越有吸引力

散热方面，MEMS微型风扇和微流道也会成为未来HBM散热的主流

-------------------

总结一下，华为这次的创新，绝对是值得尊重的，在制裁环境下，用极高的设计复杂度和成本，在一个被锁定的工艺节点上大胆重新设计，榨出了一次大的topology红利，虽然它有天花板。每多加一层的边际收益递减（堆叠1->2层, 2->3层, 3->4层，提升百分比变小），leakage无法解决，散热越来越难，3D EDA工具链更是全新的挑战。

但这个Tau scaling不是一条可以走十年的指数增长路径，每次爬完一个台阶，下一个台阶更难爬，而且台阶更矮收益更小，华为以后想缩小差距，还得再想想靠什么其他的路线

[AI产业挖掘🐔 @QihongF44102]

越来越觉得这轮 MLCC 周期，
大概率会比 2017-2018 更大。
因为需求逻辑已经彻底变了。

上一轮，
核心还是智能手机升级。

而这一轮，
MLCC 同时绑定了：
• AI 服务器
• 新能源汽车
• AI 终端化

本质上是整个电子系统复杂度在提升。
尤其 AI 服务器。

很多人只盯着 GPU，
但高端 GPU 最大的问题之一其实是供电。
功耗越高，
对高可靠性 MLCC 的需求越大。
算力往上卷，
电源系统复杂度也跟着指数级提升。

汽车电子也是一样。

新能源智能车的 MLCC 用量，
相比燃油车是倍数级增长。

而真正关键的是：
这一轮供给端远比 2018 年克制。

经历过上一轮行业大扩产之后，
日韩龙头明显开始控制资本开支，
新增产能也基本集中在高端领域。
所以这轮可能不是简单补库存。

而是：
AI + 汽车电子驱动下，
电子工业底层元件的一次重新定价。

重点关注：

$6981 村田
$6976 太阳诱电

[Zephyr @zephyr_z9]

What's happening in the MLCC market

First off, MLCC as a whole is a $15B market. MLCCs for servers were a $1.3B market in 2025 ($600m for AI servers, $700m for general servers)
The AI server MLCC market is growing at 80%+ CAGR, and the general server MLCC market will also accelerate due to agentic AI increasing CPU demand (around 30%-40% CAGR)
We will see negative growth in the smartphone/mobile MLCC market for at least 2026-27.
Humanoids are another future high-growth market for MLCCs
Book-to-bill ratio for most MLCC suppliers is over 1 now

Reasons for price hikes-
High Nickel & Silver are affecting all segments
There is a supply-demand mismatch in the high-end (high capacitance, high voltage) segment, which is used in autos & servers
High-end MLCC lead time is over 20 weeks
Spot/distributor prices have increased by 20%-40% for low capacitance & consumer device MLCCs due to hoarding and double booking, especially in China
OEM contracts have not seen large price hikes yet

What's happening now:
Rapid capacity expansion happening across the industry
Murata expects blended ASP prices to remain flat (ASP going down in consumer electronics, expansion in AI server market)
Tier 1 players like Murata, Taiyo Yuden, SEMCO building capacity to serve AI server MLCC market
This will create opportunities for Tier 2/3 and Chinese suppliers to expand in the mid to low end market (Macronix effect)

Future:
MLCC production equiment & raw materials suppliers will be the biggest beneficiary of this CAPEX boom
MLCC producer stocks have performed well, and it is finally spilling to raw material/equipment producers
I expect them to outperform MLCC producers now

[駿HaYaO @QQ_Timmy]

PCB 筆記摘要 → PTFE 很可能被選用於 Nvidia Kyber Midplane

重點摘要：
- PTFE 相較於 M9+Q 玻璃纖維，更有可能因優異的高頻效能與更低的訊號損耗而被選用
- PTFE 可支援 337G+ SerDes 需求
- PTFE 已解決過去剛性高、鑽孔性差的問題

市場影響：
- PTFE CCL 市場預計在 2027 年因 Kyber 需求達到人民幣 80 億規模
- Feynman 平台預期將進一步拉升用量
- 因製程複雜度高，量產預計於 2026 年底開始

受益股票：
- 生益科技（600183 CH）
- 台虹（8039 TT）
- 上游：東岳集團（0189 HK）—— 生益主要 PTFE 原料供應商
- 其他：大金工業（Daikin 6367 JP）、昊華化工（600378 CH）
PTFE 供應鏈長期有強勁成長動能。

[pearl @ontrialperiod]

@jukan05 It seems almost any bottleneck in the world has a old Japanese equipment manufacturer required to move the ass and deliver. In this case I could find at least:

Hirano Tecseed Co., Ltd. (6245.T)

Hirata Corporation (6258.T)

[terahertz @unnormalized]

@edwardjjiang @ShanghaoJin nv投产业链能加固护城河, 和让自己的业绩"更"好(小弟产能)? 这可能是和apple不一样的点

[terahertz @unnormalized]

@ShanghaoJin @simon91895623 或者反过来想, orcl不融资(用盈利投产)或者放慢融资, 对它自己会是更好的吗?(至少股价会涨?)

[terahertz @unnormalized]

@ShanghaoJin @simon91895623 先融资的, 会反而有优势吗?

[terahertz @unnormalized]

@ShanghaoJin 金老师，这种 short term cta sell 周期一般是多久？类似之前视频里讲的未来一周时间，确定性买入 or 卖出 xxx 亿吗？

[terahertz @unnormalized]

@ShanghaoJin @randy_zhao_ 同样感受，gpt5.5 比 opus4.8 在准确率和速度上都明显好。二者都是 cli，high。

[terahertz @unnormalized]

@ShanghaoJin 感觉这个是不是和 CPO 类似道理，工艺、稳定性、良率都是坑，需要比较长时间周期，但未来成熟了之后计算效率大幅提升

[terahertz @unnormalized]

@RYANHINGSHING @ShanghaoJin +1，最近在回溯 学习jin 老师的旧视频

[terahertz @unnormalized]

@ShanghaoJin 调 /effort 有用吗？我最近感觉4.7变慢了

[terahertz @unnormalized]

@ShanghaoJin @Duyimo144382 @dw_2772 @cherryPayment 求拉

[terahertz @unnormalized]

@ShanghaoJin @cherryPayment 不知道硅光后续进展的速度会怎样。一直觉得物理硬件的迭代速度比算法模型要慢太多，很多技术从提出到量产的时间跨度都好久（甚至是否能量产）。
15年前在学校听到silicon photonics，到现在好久了。也可能之前没有强需求加剧了发展慢。